ModelSim電子系統分析及模擬 (第4版) 劉志偉 陶宏敬 9787121477089 【台灣高等教育出版社】
圖書均為代購，正常情形下，訂後約兩周可抵台。
物品所在地：中國大陸
原出版社：電子工業
物品所在地：中國大陸
原出版社：電子工業
NT$502
商品編號:
供貨狀況:
尚有庫存
加入最愛
此商品 「 最高 」可以折抵紅利
0
點
(約等於 NT$0 )
商品介紹
| *完成訂單後正常情形下約兩周可抵台。 *本賣場提供之資訊僅供參考，以到貨標的為正確資訊。 印行年月：202405*若逾兩年請先於私訊洽詢存貨情況，謝謝。 台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。 書名：ModelSim電子系統分析及模擬 (第4版) ISBN：9787121477089 出版社：電子工業 著編譯者：劉志偉 陶宏敬 頁數：356 所在地：中國大陸 *此為代購商品 書號：1642147 可大量預訂，請先連絡。 內容簡介 ModelSim是優秀的HDL模擬軟體之一，它能提供友好的模擬環境，是業界唯一單內核支持VHDL和Verilog混合模擬的模擬器，它採用直接優化的編譯技術、Tcl／Tk技術和單一內核模擬技術，編譯模擬速度快，編譯的代碼與平台無關，便於保護IP核，個性化的圖形界面和用戶介面，為用戶加快調錯提供強有力的手段，是Windows平台上FPGA／ASIC設計的首選模擬軟體。 本書以ModelSim SE 2020 4版軟體為平台，由淺入深、循序漸進地介紹軟體各部分知識，包括ModelSim基礎、菜單命令、庫和工程的建立與管理、Verilog／VHDL文件編譯模擬、採用多種方式分析模擬結果，以及與多種主流軟體的聯合模擬等。本書配有大量插圖，並結合實例詳細講解使用ModelSim模擬的基本知識和操作的方法技巧，配套資源中有本書實例操作的視頻講解和全部源代碼。 本書適合具有一定HDL基礎的讀者使用，同時可作為相關領域（如FPGA開發、測試等）的專業技術人員的參考書，也可作為大中專院校電子類相關專業和培訓班的教材。目錄 第1章 概述1 1 IC設計與ModelSim 1 1 1 IC設計基本流程 1 1 2 ModelSim概述 1 2 ModelSim應用基本流程 1 3 ModelSim基本模擬流程 1 3 1 創建一個工作庫 1 3 2 編譯設計文件 1 3 3 運行模擬 1 3 4 查看結果 1 4 ModelSim工程模擬流程 1 4 1 創建工程及工程庫 1 4 2 創建新文件 1 4 3 載入設計文件 1 4 4 編譯源文件 1 4 5 運行模擬和查看結果 1 4 6 工程調試 第2章 操作界面 2 1 整體界面 2 2 菜單欄 2 2 1 File菜單 2 2 2 Edit菜單 2 2 3 View菜單 2 2 4 Compile菜單 2 2 5 Simulate菜單 2 2 6 Add菜單 2 2 7 Tools菜單 2 2 8 Layout菜單 2 2 9 Bookmarks菜單 2 2 10 Window菜單 2 2 11 Help菜單 2 3 工具欄 2 4 標籤區 2 5 命令窗口 2 6 MDI窗口 2 6 1 源文件窗口 2 6 2 波形窗口 2 6 3 列表窗口 2 6 4 數據流窗口 2 6 5 屬性窗口 2 6 6 進程窗口 2 6 7 對象窗口 2 6 8 存儲器窗口 2 6 9 原理圖窗口 2 6 10 觀察窗口 2 6 11 狀態機窗口 2 7 界面的設置 2 7 1 定製用戶界面 2 7 2 設置界面參數 第3章 工程和庫 3 1 ModelSim工程 3 1 1 刪除原有工程 3 1 2 開始一個新工程 3 1 3 工程標籤 3 1 4 工程編譯 3 1 5 模擬環境配置 3 1 6 工程文件組織 3 1 7 工程及文件屬性設置 實例3-1 工程文件管理 3 2 ModelSim庫 3 2 1 概述 3 2 2 庫的創建及管理 3 2 3 資源庫管理 3 2 4 導入FPGA的庫 3 2 5 本節實例 第4章 ModelSim對不同語言的模擬 4 1 VHDL模擬 4 1 1 VHDL文件編譯 4 1 2 VHDL設計優化 4 1 3 VHDL設計模擬 4 1 4 還原點和模擬恢復 4 1 5 TEXTIO的使用 實例4-1 VHDL設計的模擬全過程 4 2 Verilog模擬 4 2 1 Verilog文件編譯 4 2 2 Verilog設計優化 4 2 3 Verilog設計模擬 4 2 4 還原點和模擬恢復 4 2 5 單元庫 4 2 6 系統任務和系統函數 4 2 7 編譯命令 實例4-2 32位浮點乘法器的Verilog模擬過程 4 3 SystemC模擬 4 3 1 概述 4 3 2 SystemC文件的編譯和鏈接 4 3 3 設計模擬和調試 4 3 4 常見錯誤 4 4 混合語言模擬 4 4 1 編譯過程與公共設計庫 4 4 2 映射數據類型 4 4 3 VHDL調用Verilog 4 4 4 Verilog調用VHDL 4 4 5 SystemC調用Verilog 4 4 6 Verilog調用SystemC 4 4 7 SystemC調用VHDL 4 4 8 VHDL調用SystemC 第5章 利用ModelSim進行模擬分析 5 1 模擬概述 5 2 WLF文件和虛擬對象 5 2 1 保存模擬狀態 5 2 2 Dataset結構 5 2 3 Dataset管理 5 2 4 虛擬對象 5 3 利用波形編輯器產生激勵 5 3 1 創建波形 5 3 2 編輯波形 5 3 3 導出激勵文件並使用 5 4 ModelSim波形分析 5 4 1 波形窗口和列表窗口 5 4 2 時間標記 5 4 3 窗口的縮放 5 4 4 在窗口中搜索 5 4 5 窗口的格式編排 5 4 6 波形和列表的保存 5 4 7 信號匯流排 5 4 8 游標操作 5 4 9 其他功能 5 4 10 波形比較 5 5 存儲器的查看和操作 5 5 1 存儲器的查看 5 5 2 存儲數據的導出 5 5 3 存儲器初始化 5 5 4 存儲器調試 5 6 數據流窗口的使用 5 6 1 概述 5 6 2 設計連通性分析 5 6 3 信號追蹤和查找 5 6 4 設置和保存列印 5 6 5 本節實例 5 7 原理圖窗口的使用 5 8 狀態機窗口的使用 5 9 ModelSim的剖析工具 5 9 1 運行性能剖析和存儲器剖析 5 9 2 查看性能剖析結果 5 9 3 查看存儲器剖析報告 5 9 4 保存結果 5 10 覆蓋率檢測 5 10 1 啟用代碼覆蓋 5 10 2 覆蓋率的查看 5 10 3 覆蓋率檢測的過濾 5 10 4 覆蓋信息報告 5 11 信號探測 5 12 採用JobSpy控制批處理模擬 5 12 1 JobSpy功能與流程 5 12 2 運行JobSpy 5 13 綜合實例 實例5-1 三分頻時鐘的分析 實例5-2 同步FIFO的模擬分析 實例5-3 基2的SRT除法器模擬分析 第6章 ModelSim的協同模擬 6 1 ModelSim與Debussy的協同模擬 6 1 1 Debussy工具介紹 6 1 2 Debussy配置方式 實例6-1 與Debussy的協同模擬 6 2 ModelSim與Matlab的協同模擬 實例6-2 與Matlab的協同模擬 實例6-3 與Simulink的協同模擬 實例6-4 使用cosimWizard進行協同模擬 第7章 ModelSim對不同公司器件的后模擬 詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於PChome商店街私訊告知ISBN或書號，我們即儘速上架。 |
