數字電路與邏輯設計 (慕課版 支持AR交互) 劉培植 孫文生 9787115632371 【台灣高等教育出版社】
圖書均為代購，正常情形下，訂後約兩周可抵台。
物品所在地：中國大陸
原出版社：人民郵電
物品所在地：中國大陸
原出版社：人民郵電
NT$508
商品編號:
供貨狀況:
尚有庫存
加入最愛
此商品 「 最高 」可以折抵紅利
0
點
(約等於 NT$0 )
商品介紹
| *完成訂單後正常情形下約兩周可抵台。 *本賣場提供之資訊僅供參考，以到貨標的為正確資訊。 印行年月：202404*若逾兩年請先於私訊洽詢存貨情況，謝謝。 台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。 書名：數字電路與邏輯設計 (慕課版 支持AR交互) ISBN：9787115632371 出版社：人民郵電 著編譯者：劉培植 孫文生 頁數：336 所在地：中國大陸 *此為代購商品 書號：1632330 可大量預訂，請先連絡。 內容簡介 本書是在「新工科」背景下將紙質圖書、講解視頻、AR交互動畫和電子文檔等多種元素緊密結合的新形態教材。 本書分為四部分。第一部分講述數字電子技術基礎，共3章，分別為數制與編碼、邏輯代數基礎和邏輯門電路。第二部分講述組合與時序邏輯電路，共3章，分別為組合邏輯電路、觸發器和時序邏輯電路。第三部分講述可編程邏輯電路，共2章，分別為存儲器及可編程邏輯器件、硬體描述語言Verilog HDL。第四部分講述信號與波形，共2章，分別為數模轉換和模數轉換、脈衝波形的產生與變換。本書知識體系完整、內容翔實宜讀、表述縝密嚴謹、語言通俗易懂，注重理論與實踐的結合，同時強調相關領域新技術的介紹與應用。 本書可作為高等院校電氣類專業、自動化類專業、電子信息類專業、計算機類專業等的數字電路相關課程的教材，也可作為相關領域科技人員的參考書。作者簡介 劉培植，北京郵電大學教授，北京市教學名師，首批全國高校黃大年式教師團隊成員，主要從事信息與通信系統研究，兩項成果獲部級科學技術進步獎三等獎；講授「數字電路與邏輯設計」和「電子電路基礎」等課程超35年，獲國家級教改項目二等獎和北京市教改項目一等獎、二等獎等獎項；主編和參編教材共計4部，其中主編的《數字電路與邏輯設計》獲評普通高等教育精品教材和「十一五」國家級規劃教材。目錄 第1章 數制與編碼1 1 數字信號與數字電路 1 2 數制 1 2 1 數制概述 1 2 2 不同數制間的轉換 1 2 3 有符號二進位數 1 3 編碼 1 3 1 二進位編碼 1 3 2 二-十進位編碼 1 3 3 可靠性編碼 1 3 4 ASCII 1 4 拓展閱讀與應用實踐 1 5 本章小結 習題1 第2章 邏輯代數基礎 2 1 邏輯變數與邏輯運算 2 1 13 種基本邏輯運算 2 1 2 複合邏輯運算 2 1 3 邏輯代數中的基本公式和常用公式 2 1 4 邏輯代數的基本規則 2 1 5 正邏輯與負邏輯 2 2 邏輯函數及其表示方法 2 2 1 邏輯函數 2 2 2 邏輯函數的表示方法 2 2 3 邏輯函數的兩種標準表達式 2 3 邏輯函數的化簡 2 3 1 代數化簡法 2 3 2 卡諾圖化簡法 2 4 含有無關項的邏輯函數及其化簡 2 5 拓展閱讀與應用實踐 2 6 本章小結 習題2 第3章 邏輯門電路 3 1 半導體二極體門電路 3 1 1 二極體的開關特性 3 1 2 二極體與門電路 3 1 3 二極體或門電路 3 2 CMOS邏輯門 3 2 1 MOS管的開關特性 3 2 2 CMOS反相器 3 2 3 其他CMOS邏輯門電路 3 3 TTL集成邏輯門 3 3 1 雙極型晶體管的開關特性 3 3 2 標準TTL與非門的電路結構和工作原理 3 3 3 集電極開路門電路 3 3 4 三態門 3 4 ECL邏輯門 3 4 1 ECL或或非門的工作原理 3 4 2 ECL門的特點 3 5 拓展閱讀與應用實踐 3 5 1 TTL改進系列門電路簡介 3 5 2 門電路驅動LED 3 5 3 邏輯電平及邏輯電平轉換 3 5 4 功率開關器件 3 6 本章小結 習題3 第4章 組合邏輯電路 4 1 組合邏輯電路的特點 4 2 組合邏輯電路的分析 4 3 小規模組合邏輯電路的設計 4 3 1 由設計要求列真值表 4 3 2 邏輯函數的門電路實現 4 3 3 組合邏輯電路設計中的實際問題 4 3 4 組合邏輯電路設計實例 4 4 組合邏輯電路的冒險 4 4 1 邏輯冒險與消除方法 4 4 2 功能冒險與消除方法 4 4 3 動態冒險 4 5 常用中規模組合邏輯器件 4 5 1 數碼比較器 4 5 2 編碼器與優先編碼器 4 5 3 解碼器 4 5 4 數據選擇器 4 5 5 數據分配器 4 6 拓展閱讀與應用實踐 4 7 本章小結 習題4 第5章 觸發器 5 1 觸發器的基本特性 5 2 基本RS觸發器 5 2 1 電路結構及工作原理 5 2 2 描述觸發器的方法 5 2 3 基本RS觸發器的特點 5 3 鍾控觸發器 5 3 1 鍾控RS觸發器 5 3 2 鍾控D觸發器 5 3 3 鍾控JK觸發器 5 3 4 各種觸發器的轉換 5 3 5 鍾控觸發器的缺點 5 4 TTL主從觸發器 5 4 1 基本工作原理 5 4 2 主從JK觸發器的一次翻轉 5 4 3 非同步置0、置1輸入 5 4 4 TTL主從觸發器的特點 5 5 邊沿觸發器 5 5 1 負邊沿JK觸發器 5 5 2 維持-阻塞D觸發器 5 5 3 觸發器的邏輯符號 5 6 CMOS觸發器 5 6 1 CMOS鍾控D觸發器 5 6 2 CMOS主從D觸發器 5 6 3 CMOS主從JK觸發器 5 7 拓展閱讀與應用實踐 5 8 本章小結 習題5 第6章 時序邏輯電路 6 1 時序邏輯電路概述 6 1 1 時序邏輯電路模型 6 1 2 基本時序邏輯電路 6 2 時序邏輯電路分析 6 2 1 時序邏輯電路分析方法 6 2 2 常用同步時序邏輯電路分析 6 2 3 非同步時序邏輯電路分析 6 3 時序邏輯電路設計 6 3 1 常用時序邏輯電路設計方法 6 3 2 計數器設計 6 3 3 自啟動設計 6 4 一般時序邏輯電路設計 6 4 1 時序邏輯電路設計步驟 6 4 2 時序邏輯電路設計舉例 6 5 中規模時序集成電路及其應用 6 5 1 若干典型中規模集成電路 6 5 2 中規模集成電路應用 6 6 拓展閱讀與應用實踐 6 7 本章小結 習題6 第7章 存儲器及可編程邏輯器件 7 1 存儲器 7 1 1 只讀存儲器 7 1 2 只讀存儲器的種類 7 1 3 隨機存儲器 7 1 4 擴展存儲器容量 7 2 基於存儲器實現邏輯處理 7 2 1 基於存儲器實現組合邏輯 7 2 2 基於存儲器實現時序邏輯 7 3 FPGA 7 3 1 FPGA的基本概念 7 3 2 FPGA的基本結構和原理 7 3 3 FPGA的開發流程 7 4 拓展閱讀與應用實踐 7 4 1 SPLD與EPLD 7 4 2 FPGA的發展歷程 7 5 本章小結 習題7 第8章 硬體描述語言Verilog HDL 8 1 Verilog HDL簡介 8 2 Verilog HDL程序的基本結構 8 3 Verilog HDL的數據類型、運算符和關鍵字 8 3 1 數據類型 8 3 2 運算符 8 3 3 關鍵字 8 4 Verilog HDL的語句與描述方式 8 4 1 Verilog HDL的語句 8 4 2 Verilog HDL的描述 詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於PChome商店街私訊告知ISBN或書號，我們即儘速上架。 |
