| *完成訂單後正常情形下約兩周可抵台。 *本賣場提供之資訊僅供參考,以到貨標的為正確資訊。 印行年月:202404*若逾兩年請先於私訊洽詢存貨情況,謝謝。 台灣(台北市)在地出版社,每筆交易均開具統一發票,祝您中獎最高1000萬元。 書名:數字集成電路設計與實戰 ISBN:9787122435576 出版社:化學工業 著編譯者:曲英傑 李陽著 頁數:484 所在地:中國大陸 *此為代購商品 書號:1626364 可大量預訂,請先連絡。 內容簡介 本書系統介紹了數字集成電路的設計思想、原理、方法和技術,主要內容包括數字集成電路設計流程、Verilog硬體描述語言、基於Verilog HDL的邏輯設計方法、數字集成電路設計的驗證方法、EDA工具的原理及使用方法、基於FPGA的集成電路設計方法、低功耗設計技術、可測性設計方法、SoC設計方法以及多個複雜度較高的設計實例等。 本書根據數字集成電路設計與驗證的工程需要確定知識結構,內容涵蓋了數字集成電路設計流程中的各個知識點;設計實例豐富且介紹詳盡,使讀者能夠深入了解各個設計環節,加深對設計方法的理解,提高工程實踐能力;在內容的組織編排方面,突出邏輯性和條理性,遵循循序漸進的原則,利於讀者學習和掌握。 本書可以作為高等學校電子信息類專業本科生和研究生的教材,也可供相關的工程技術人員參考。目錄 第1章 數字集成電路設計概述1 1 數字集成電路的發展歷史與現狀 1 1 1 機械式計算機的啟蒙時代 1 1 2 電子技術和半導體技術的誕生和發展 1 2 現代數字IC設計方法的發展 1 2 1 自底向上的設計方法 1 2 2 自頂向下的設計方法 1 2 3 自頂向下與自底向上相結合的設計方法 1 3 數字IC前端設計語言及後端設計軟體(EDA) 1 3 1 Verilog硬體描述語言 1 3 2 VHDL 1 3 3 驗證和驗證語言 1 3 4 數字IC設計後端EDA工具 1 4 數字IC的設計模式 1 4 1 全定製設計模式 1 4 2 標準單元設計模式 1 4 3 門陣列設計模式 1 4 4 宏模塊設計模式 1 4 5 FPGA設計模式 1 4 6 不同設計模式的比較 1 5 數字IC設計面臨的挑戰 1 5 1 工藝極限的挑戰 1 5 2 投資風險的挑戰 1 5 3 IC工程師面臨的挑戰 1 5 4 項目管理上的挑戰 1 6 集成電路的分類 1 6 1 按用途分類 1 6 2 按集成度分類 1 6 3 按設計與製造過程分類 1 7 與集成電路設計與製造相關的常用術語和基本概念 1 8 集成電路設計質量評價 第2章 數字集成電路設計流程 2 1 數字集成電路設計流程簡介 2 2 系統體繫結構設計 2 2 1 系統體繫結構設計的內容及方法 2 2 2 系統體繫結構設計實例 2 3 RTL代碼編寫 2 4 RTL代碼功能模擬 2 5 綜合優化 2 6 可測性設計 2 7 後端布局布線 2 8 時序模擬 2 9 靜態時序分析與時序收斂 2 9 1 靜態時序分析 2 9 2 時序收斂 2 10 CMOS工藝選擇 2 11 IC產業的變革及對設計方法的影響 第3章 Verilog硬體描述語言 3 1 引言 3 2 Verilog HDL基本結構 3 2 1 簡單的Verilog HDL例子 3 2 2 Verilog HDL的基本結構 3 2 3 邏輯功能定義 3 2 4 關鍵字 3 2 5 標識符 3 2 6 編寫Verilog HDL源代碼的標準 3 3 數據類型及常量、變數 3 4 運算符及表達式 3 5 語句 3 6 賦值語句和塊語句 3 7 條件語句 3 8 循環語句 3 9 結構說明語句 3 10 編譯預處理語句 3 11 語句的順序執行與并行執行 3 12 不同抽象級別的Verilog HDL模型 3 13 設計技巧 第4章 基於Verilog HDL的邏輯設計方法 4 1 基本組合電路的設計方法 4 2 基本時序電路設計 4 3 同步狀態機的設計方法 4 4 存儲模塊設計 第5章 數字集成電路設計的驗證方法 第6章 EDA工具的原理及使用方法 第7章 基於FPGA的集成電路設計方法 第8章 低功耗設計技術 第9章 可測性設計方法 第10章 SoC設計方法 第11章 AES密碼處理器設計與驗證(方案1) 第12章 AES密碼處理器設計與驗證(方案2) 第13章 SM4密碼處理器設計與驗證 第14章 RSA密碼處理器設計與驗證 第15章 基於RISC-Ⅴ處理器和密碼協處理器的SoC設計 參考文獻 詳細資料或其他書籍請至台灣高等教育出版社查詢,查後請於PChome商店街私訊告知ISBN或書號,我們即儘速上架。 |