從CPU到SoC的設計與實現 -基於高云云源軟件和FPGA硬體平臺 9787121462955 何賓
圖書均為代購，正常情形下，訂後約兩周可抵台。
物品所在地：中國大陸
原出版社：電子工業
物品所在地：中國大陸
原出版社：電子工業
NT$502
商品編號:
供貨狀況:
尚有庫存
加入最愛
此商品 「 最高 」可以折抵紅利
0
點
(約等於 NT$0 )
商品介紹
| *完成訂單後正常情形下約兩周可抵台。 *本賣場提供之資訊僅供參考，以到貨標的為正確資訊。 印行年月：202403*若逾兩年請先於私訊洽詢存貨情況，謝謝。 台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。 書名：從CPU到SoC的設計與實現 -基於高云云源軟件和FPGA硬體平臺 ISBN：9787121462955 出版社：電子工業 著編譯者：何賓 叢書名：電子系統EDA新技術叢書 頁數：336 所在地：中國大陸 *此為代購商品 書號：1626369 可大量預訂，請先連絡。 內容簡介 本書首先對Verilog HDL的高階語法知識進行了詳細介紹，然後基於高雲半導體和西門子的雲源軟體和Modelsim軟體對加法器、減法器、乘法器、除法器和浮點運算器的設計進行了綜合和模擬，最後以全球經典的無內部互鎖流水級微處理器（MIPS）指令集架構（ISA）為基礎，詳細介紹了單周期MIPS系統的設計、多周期MIPS系統的設計，以及流水線MIPS系統的設計，並使用高雲半導體的雲源軟體和GAO在線邏輯分析工具對設計進行綜合和驗證，以驗證設計的正確性。 本書共8章，主要內容包括Verilog HDL規範進階、加法器和減法器的設計和驗證、乘法器和除法器的設計和驗證、浮點運算器的設計和驗證、Codescape的下載安裝和使用指南、單周期MIPS系統的設計和驗證、多周期MIPS系統的設計和驗證，以及流水線MIPS系統的設計和驗證等內容。 本書可作為高等學校電子信息類專業和計算機類專業學生學習CPU設計和SoC設計的參考教材，也可作為從事集成電路設計的工程師的參考用書。作者簡介 何賓，國內知名的嵌入式系統和電子信息技術專家，長期從事嵌入式系統和信號處理方面的教學和科研工作。與包括意法半導體在內的全球多家知名的半導體廠商和EDA工具廠商大學計劃部門保持密切合作。已經出版電子信息方面的著作近80部，內容涵蓋電路模擬、電路設計、可編程邏輯器件、單片機、嵌入式系統等。典型的代表作有《STC單片機原理及應用》《EDA原理及Verilog HDL實現》《ARM Cortex-M0全可編程SoC原理及實現》《Altium Designer 15 0電路模擬、設計、驗證與工藝實現權威指南》《Xilinx FPGA數字信號處理權威指南》等。目錄 第1章 Verilog HDL規範進階1 1 Verilog HDL用戶自定義原語 1 1 1 UDP定義 1 1 2 組合電路UDP 1 1 3 電平敏感的時序UDP 1 1 4 邊沿敏感的時序UDP 1 1 5 時序UDP的初始化 1 1 6 UDP實例 1 1 7 邊沿和電平觸發的混合行為 1 2 Verilog HDL指定塊 1 2 1 模塊路徑聲明 1 2 2 為路徑分配延遲 1 2 3 混合模塊路徑延遲和分散式延遲 1 2 4 驅動布邏輯 1 2 5 脈衝過濾行為的詳細控制 1 3 Verilog HDL時序檢查 1 3 1 時序檢查概述 1 3 2 使用穩定窗口的檢查時序 1 3 3 時鐘和控制信號的時序檢查 1 3 4 邊沿控制標識符 1 3 5 提示符：用戶定義對時序衝突的響應 1 3 6 使能帶有條件的時序檢查 1 3 7 時序檢查中的矢量信號 1 3 8 負時序檢查 1 4 Verilog HDL SDF逆向註解 1 4 1 SDF註解器 1 4 2 映射SDF結構到Verilog 1 4 3 多個註解 1 4 4 多個SDF文件 1 4 5 脈衝限制註解 1 4 6 SDF到Verilog延遲值映射 1 5 Verilog HDL的VCD文件 1 5 1 Vivado創建四態VCD文件 1 5 2 Verilog源創建四態VCD文件 1 5 3 四態VCD文件格式 1 6 編譯高雲FPGA模擬庫 1 6 1 功能模擬庫的安裝 1 6 2 時序模擬庫的安裝 第2章 加法器和減法器的設計和驗證 2 1 加法器的設計 2 1 1 一位半加器的實現 2 1 2 一位全加器的實現 2 1 3 串列進位加法器的實現 2 1 4 串列進位加法器的驗證 2 1 5 超前進位加法器的實現 2 1 6 超前進位加法器的驗證 2 2 減法器的設計 2 2 1 一位半減器的實現 2 2 2 一位全減器的實現 2 2 3 負數的表示方法 2 2 4 多位減法器的設計和驗證 2 3 單個加法器實現加法和減法運算 2 3 1 一位加法器/減法器的實現 2 3 2 多位加法器/減法器的實現 2 3 3 單個加法器的設計和驗證 第3章 乘法器和除法器的設計和驗證 3 1 乘法器的設計和驗證 3 1 1 基-2布斯演算法的設計 3 1 2 基-2布斯演算法的驗證 3 1 3 基-2流水線布斯乘法器的設計 3 1 4 基-2流水線布斯乘法器的驗證 3 1 5 基-4流水線布斯演算法的設計 3 1 6 基-4流水線布斯演算法的驗證 3 2 除法器的設計和驗證 3 2 1 基於長除法的除法器的設計 3 2 2 基於長除法的除法器的驗證 3 2 3 基於恢復除法的除法器的設計 3 2 4 基於恢復除法的除法器的驗證 3 2 5 基於非恢復除法的除法器的設計 3 2 6 基於非恢復除法的除法器的驗證 第4章 浮點運算器的設計和驗證 4 1 浮點數的表示方法 4 1 1 單精度表示方法 4 1 2 雙精度表示方法 4 2 調用浮點庫的浮點數運算的實現和驗證 4 2 1 調用浮點庫的浮點數運算的實現 4 2 2 調用浮點庫的浮點數運算的驗證 第5章 Codescape下載安裝和使用指南 5 1 Codescape工具的功能 5 2 Codescape工具的下載和安裝 5 2 1 Codescape工具的下載 5 2 2 Codescape工具的安裝 5 3 Codescape的設計流程 5 3 1 啟動Codescape工具 5 3 2 創建新的設計工程 5 3 3 分析啟動引導代碼 5 3 4 修改main c文件 5 3 5 編譯設計文件 5 3 6 分析編譯后的代碼 第6章 單周期MIPS系統的設計和驗證 6 1 MIPS實現的指令功能 6 1 1 MIPS32指令編碼格式 6 1 2 處理器所實現的指令格式 6 2 單周期MIPS系統的設計 6 2 1 建立新的設計工程 6 2 2 添加通用寄存器集設計文件 6 2 3 添加程序計數器設計文件 6 2 4 添加控制器設計文件 6 2 5 添加算術邏輯單元設計文件 6 2 6 添加處理器頂層設計文件 6 2 7 添加數據存儲器設計文件 6 2 8 添加指令存儲器設計文件 6 2 9 添加系統頂層設計文件 6 3 生成並添加存儲器初始化文件 6 3 1 建立新的設計工程 6 3 2 添加makefile文件 6 3 3 添加鏈接描述文件 6 3 4 添加彙編語言源文件 6 3 5 生成HEX文件 6 3 6 添加存儲器初始化文件 6 4 單周期MIPS系統的驗證 6 4 1 GAO軟體工具概述 6 4 2 添加GAO配置文件 6 4 3 配置GAO參數 6 4 4 添加物理約束文件 6 4 5 添加引腳約束條件 6 4 6 下載設計到FPGA 6 4 7 啟動GAO軟體工具 6 4 8 設計總結和啟示 6 5 單周期MIPS系統添加外設的設計 6 5 1 設計思路 6 5 2 存儲空間映射 6 5 3 複製並添加設計文件 6 5 4 添加地址解碼器設計文件 6 5 5 添加多路選擇器設計文件 6 5 6 添加GPIO控制器設計文件 6 5 7 添加PWM控制器設計文件 6 5 8 修改頂層設計文件 6 5 9 詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於PChome商店街私訊告知ISBN或書號，我們即儘速上架。 |
