*完成訂單後正常情形下約兩周可抵台。 *本賣場提供之資訊僅供參考,以到貨標的為正確資訊。 印行年月:202403*若逾兩年請先於私訊洽詢存貨情況,謝謝。 台灣(台北市)在地出版社,每筆交易均開具統一發票,祝您中獎最高1000萬元。 書名:Cadence高速電路板設計與模擬-信號與電源完整性分析 ISBN:9787121474453 出版社:電子工業 著編譯者:徐宏偉 頁數:392 所在地:中國大陸 *此為代購商品 書號:1626365 可大量預訂,請先連絡。 內容簡介 隨著現代科學技術的飛速發展,器件的集成度大規模提高,各類數字器件的信號沿也越來越陡,已經達到納秒(ns)級。如此高速的信號切換對系統設計者而言,必須考慮在低頻電路設計中所無須考慮的信號完整性(Signal Integrity)問題,如延時、串擾、反射及傳輸線之間的耦合等。本書以Cadence Allegro SPB 17 4為基礎,以具體的高速PCB為範例,詳細講解了高速PCB設計知識、模擬前的準備工作、約束驅動布局、約束驅動布線、差分對設計、模型與拓撲、板級模擬、AMI生成器、模擬DDR4、集成直流電源解決方案、分析模型管理器和協同模擬、電源完整性優化設計、其他增強及AMM和PDC結合等內容。目錄 第1章 高速PCB設計知識1 1 學習目標 1 2 課程內容 1 3 高速PCB設計的基本概念 1 4 高速PCB設計前的準備工作 1 5 高速PCB布線 1 6 布線后信號完整性模擬 1 7 提高抗電磁干擾能力的措施 1 8 測試與比較 1 9 混合信號布局技術 1 10 過孔對信號傳輸的影響 1 11 一般布局規則 1 12 電源完整性理論基礎 1 13 本章思考題 第2章 模擬前的準備工作 2 1 學習目標 2 2 分析工具 2 3 IBIS模型 2 4 驗證IBIS模型 2 5 預布局 2 6 PCB設置 2 7 基本的PCB SI功能 2 8 本章思考題 第3章 約束驅動布局 3 1 學習目標 3 2 相關概念 3 3 信號的反射 3 4 串擾的分析 3 5 時序分析 3 6 分析工具 3 7 創建匯流排(Bus) 3 8 預布局拓撲提取和模擬 3 9 前模擬時序 3 10 模板應用和約束驅動布局 3 11 本章思考題 第4章 約束驅動布線 4 1 學習目標 4 2 手工布線 4 3 自動布線 4 4 本章思考題 第5章 差分對設計 5 1 學習目標 5 2 建立差分對 5 3 模擬前的準備工作 5 4 模擬差分對 5 5 差分對約束 5 6 差分對布線 5 7 后布線分析 5 8 本章思考題 第6章 模型與拓撲 6 1 學習目標 6 2 設置建模環境 6 3 調整飛線顯示與提取拓撲 6 4 本章思考題 第7章 板級模擬 7 1 學習目標 7 2 預布局 7 3 規劃線束 7 4 后布局 7 5 tabbed布線及背鑽 7 6 本章思考題 第8章 AMI生成器 8 1 學習目標 8 2 配置編譯器 8 3 Tx AMI模型 8 4 Rx AMI模型 8 5 本章思考題 第9章 模擬DDR4 9 1 學習目標 9 2 使用Generator提取模型 9 3 使用SystemSI提取模型 9 4 使用SystemSI對DDR4模擬 9 5 額外練習 9 6 本章思考題 第10章 集成直流電源解決方案 10 1 學習目標 10 2 直流電源的設計和分析 10 3 互動式運行直流分析 10 4 載入模擬結果報告和DRC標記 10 5 基於Batch模式運行PowerDC 10 6 去耦電容的約束設計和信息回注 10 7 Power Feasibility Editor中生成PICSet 10 8 在約束管理器中分配PICSet 10 9 放置去耦電容 10 10 在OPI中電容的最優化分佈和最優化分佈數據輸出 10 11 在PI Base中去耦電容的放置和更新 10 12 本章思考題 第11章 分析模型管理器和協同模擬 11 1 學習目標 11 2 在PowerDC中使用DC Settings AMM 11 3 增量布局更新 11 4 封裝信息的協同提取 11 5 對於提取出的模型的協同模擬 11 6 本章思考題 第12章 電源完整性優化設計 12 1 學習目標 12 2 電容器迴路電感 12 3 電源完整性引腳電感 12 4 去耦電容優化 12 5 電容器的電磁干擾優化 12 6 通過增加Dcaps來提高PDN的性能 12 7 本章思考題 第13章 其他增強及AMM和PDC結合 13 1 學習目標 13 2 電熱分析設置的增強 13 3 基於AMM的PDC Settings 13 4 本章思考題 詳細資料或其他書籍請至台灣高等教育出版社查詢,查後請於PChome商店街私訊告知ISBN或書號,我們即儘速上架。 |