集成電路設計-模擬,版圖,綜合,驗證及實踐 王永生 付方發 桑勝田 9787302640905 【台灣高等教育出版社】
圖書均為代購，正常情形下，訂後約兩周可抵台。
物品所在地：中國大陸
原出版社：清華大學
物品所在地：中國大陸
原出版社：清華大學
NT$604
商品編號:
供貨狀況:
尚有庫存
加入最愛
此商品 「 最高 」可以折抵紅利
0
點
(約等於 NT$0 )
商品介紹
| *完成訂單後正常情形下約兩周可抵台。 *本賣場提供之資訊僅供參考，以到貨標的為正確資訊。 印行年月：202311*若逾兩年請先於私訊洽詢存貨情況，謝謝。 台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。 書名：集成電路設計-模擬,版圖,綜合,驗證及實踐 ISBN：9787302640905 出版社：清華大學 著編譯者：王永生 付方發 桑勝田 頁數：404 所在地：中國大陸 *此為代購商品 書號：1599334 可大量預訂，請先連絡。 內容簡介 本書側重於集成電路EDA使用技術及設計技術的總體闡述。本書全面介紹國際主流EDA工具的使用，系統闡述模擬集成電路和數字集成電路的EDA工具流程及設計技術。本書介紹SPICE模擬基礎，包括基於HSPICE和SPECTRE兩大SPICE模擬器的集成電路模擬方法；討論集成電路的版圖設計與驗證工具的使用方法以及版圖相關的設計技術。本書詳細闡述ASIC以及SoC等先進的集成電路設計方法以及數字集成電路的EDA工具流程，分別說明HDL描述及模擬、邏輯綜合、布局布線、形式驗證、時序分析、物理驗證等設計技術以及EDA工具使用方法。同時，結合實踐，本書分別針對模擬集成電路實例以及數字集成電路實例，系統地講述模擬集成電路和數字集成電路的EDA工具使用以及模擬、分析和設計技術。 本書可作為高等院校電子信息類、微電子及集成電路專業本科生和研究生教材，也可作為相關領域工程師的參考用書。作者簡介 付方發，哈爾濱工業大學微電子學與固體電子學博士，哈爾濱工業大學航天學院副教授、碩士研究生導師。主要研究方向為SoC/IP設計方法學、片上網路（NoC）、多核體繫結構等。作為負責人承擔國家自然科學基金青年基金項目、哈爾濱市人才基金項目等，作為主要參与人完成核高基項目及總裝預研項目。先後發表學術論文30餘篇，獲得授權發明專利10餘項。目錄 第1章 緒論1 1 模擬電路與數字電路 1 2 電路抽象層次 1 3 集成電路分析與設計 1 4 集成電路設計自動化技術的發展 1 5 集成電路設計方法 1 5 1 全定製設計方法 1 5 2 門陣列設計方法 1 5 3 標準單元設計方法 1 5 4 宏模塊設計方法 1 5 5 可編程邏輯器件方法 1 5 6 SoC設計方法 1 6 本章小結 第2章 SPICE模擬基礎 2 1 SPICE描述基本組成 2 2 SPICE電路描述 2 2 1 通用元器件描述 2 2 2 電壓源和電流源描述 2 2 3 半導體器件描述 2 2 4 子電路描述 2 2 5 參數描述 2 2 6 電路包含描述 2 3 SPICE分析語句 2 3 1 直流工作點分析 2 3 2 直流掃描分析 2 3 3 交流小信號分析 2 3 4 瞬態分析 2 3 5 零極點分析 2 3 6 雜訊分析 2 3 7 傳遞函數分析 2 3 8 靈敏度分析 2 3 9 傅里葉分析 2 4 SPICE控制選項 2 4 1 控制參數選項 2 4 2 初始化條件 2 4 3 輸出控制 2 5 本章小結 第3章 基於HSPICE的集成電路模擬 3 1 流程及規則簡介 3 2 HSPICE工具的使用 3 3 HSPICE基本電路分析 3 3 1 直流模擬分析 3 3 2 交流模擬分析 3 3 3 瞬態模擬分析 3 4 HSPICE電路分析進階 3 4 1 雜訊模擬分析 3 4 2 零極點模擬分析 3 4 3 傳遞函數模擬分析 3 4 4 靈敏度模擬分析 3 4 5 參數掃描模擬分析 3 4 6 工藝角模擬分析 3 5 本章小結 第4章 基於SPECTRE的集成電路模擬 4 1 SPECTRE工具的使用 4 2 SPECTRE基本電路分析 4 2 1 直流模擬分析 4 2 2 交流模擬分析 4 2 3 瞬態模擬分析 4 3 SPECTRE電路分析進階 4 3 1 雜訊模擬分析 4 3 2 零極點模擬分析 4 3 3 傳遞函數模擬分析 4 3 4 靈敏度模擬分析 4 3 5 參數掃描模擬分析 4 3 6 工藝角模擬分析 4 3 7 蒙特卡洛模擬分析 4 4 本章小結 第5章 版圖設計 5 1 版圖概述 5 2 版圖設計技術 5 2 1 MOS晶體管 5 2 2 對稱性 5 2 3 無源器件 5 2 4 連線 5 2 5 雜訊及干擾 5 3 版圖設計工具的使用 5 4 基本版圖設計 5 5 版圖設計文件導出 5 6 本章小結 第6章 版圖驗證 6 1 設計規則檢查 6 2 版圖電路圖一致性檢查 6 3 版圖寄生參數提取 6 3 1 PEX基本設置 6 3 2 SPICE網表格式 6 3 3 映射電路圖 6 4 版圖后模擬 6 4 1 採用SPICE網表描述的后模擬 6 4 2 映射為電路圖的后模擬 6 5 本章小結 第7章 模擬集成電路設計實例 7 1 放大器的電路設計與模擬分析 7 1 1 放大器電路 7 1 2 放大器電路的基本模擬 7 1 3 放大器電路的測量模擬技術 7 2 放大器的版圖設計與驗證 7 2 1 版圖設計 7 2 2 版圖驗證 7 2 3 版圖后模擬 7 3 本章小結 第8章 HDL描述及模擬 8 1 可綜合Verilog HDL 8 2 Testbench驗證平台 8 3 VCS模擬工具 8 4 Verdi調試工具 8 5 前模擬 8 6 后模擬 8 7 本章小結 第9章 邏輯綜合 9 1 DC綜合工具簡介 9 1 1 用戶啟動文件與工藝庫設置 9 1 2 設計對象 9 1 3 變數、屬性與尋找設計對象 9 1 4 編譯器指示語句 9 2 設計入口 9 2 1 軟體啟動 9 2 2 設計讀入 9 2 3 鏈接 9 2 4 實例唯一化 9 3 設計環境 9 3 1 設置電路的工作條件 9 3 2 設置連線負載 9 3 3 設置輸出負載 9 3 4 設置輸入驅動 9 4 設計約束 9 4 1 時序電路的延時約束 9 4 2 組合電路的延時約束 9 4 3 設計的面積約束 9 5 設計的綜合與結果報告 9 5 1 設計綜合 9 5 2 設計結果報告 9 6 設計保存與時序文件導出 9 7 綜合腳本實例 9 8 本章小結 第10章 布局布線 10 1 布局布線基本流程 10 2 布局布線工具的啟動與關閉 10 3 數據準備 10 4 數據導入 10 5 布局規劃 10 6 電源規劃 10 7 標準單元放置 10 8 時鐘樹綜合 10 9 布線 10 10 Filler填充 10 11 設計規則檢查 10 12 數據導出 10 13 本章小結 第11章 數字集成電路的驗證 11 1 形式驗證 11 2 靜態時序驗證 11 3 物理驗證 11 4 本章小結 第12章 數字集成電路設計實例——基於RISCV的小型SoC項目 12 1 晶元功能和結構簡介 12 2 項目文件 目錄 結構12 3 模塊的RTL設計與模擬驗證 12 4 SoC設計 12 5 SoC模擬驗證 12 6 軟體測試程序設計 12 7 基於FPGA的系統驗證 12 8 邏輯綜合 12 9 版圖布局布線 12 10 驗證 12 11 本章小結 第13章 混合信號 詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於PChome商店街私訊告知ISBN或書號，我們即儘速上架。 |
