CPU製作入門-基於RISC-V和Chisel 9787030769657 (日)西山悠太朗等著 蔣萌譯
圖書均為代購，正常情形下，訂後約兩周可抵台。
物品所在地：中國大陸
原出版社：科學
物品所在地：中國大陸
原出版社：科學
NT$623
商品編號:
供貨狀況:
尚有庫存
加入最愛
此商品 「 最高 」可以折抵紅利
0
點
(約等於 NT$0 )
商品介紹
| *完成訂單後正常情形下約兩周可抵台。 *本賣場提供之資訊僅供參考，以到貨標的為正確資訊。 印行年月：202401*若逾兩年請先於私訊洽詢存貨情況，謝謝。 台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。 書名：CPU製作入門-基於RISC-V和Chisel ISBN：9787030769657 出版社：科學 著編譯者：(日)西山悠太朗等著 蔣萌譯 頁數：344 所在地：中國大陸 *此為代購商品 書號：1598484 可大量預訂，請先連絡。 內容簡介 本書基於RISC-V和Chisel講解自定義CPU的實現。全書分為5個部分，立足於CPU、存儲器、計算機架構等基礎知識，逐步帶領讀者實現簡單的加減法、分支、比較等基礎指令，理解流水線對於CPU高速化的重要意義及實現，最後應用向量擴展語言實現自定義CPU。要提醒的是，本書所指的「CPU製作」僅限於軟體上的設計和模擬，不涉及FPGA上的實現， 本書適用於RISC-V初學者，想了解CPU、指令集等底層實現的軟體工程師，工科院校微電子技術、信息技術、計算機科學相關專業的學生。作者簡介 西山悠太朗，出生於1991年，畢業於東京大學，現任Fixstars RISC-V研究所研究員，Westberg株式會社董事長。擁有媒體和教育出版等多個行業的業務經驗。基於大數據分析和網路營銷，為從上市公司到創業公司的服務對象提供廣泛業務支持。得益於經營個人計算機製造商的契機，對計算機產生了濃厚的興趣，目前致力於RISC-V研究。著作有《跟一線專家學到的SEO技術聖經》（Mynavi）、《職位描述：你在玩什麼遊戲》（土日出版）。目錄 第Ⅰ部分 CPU製作的基礎知識第1章 什麼是CPU 1 1 電路能夠描述邏輯的理由 1 1 1 轉換為數字信號 1 1 2 描述邏輯運算的電路 1 1 3 可以描述任何真值表的基本邏輯電路 1 2 為何能用基本邏輯電路實現CPU 1 2 1 時序邏輯電路：鎖存器 1 2 2 有限狀態機 1 2 3 通過時鐘信號同步 1 3 CPU的製造流程 第2章 計算機架構 2 1 存儲器 2 1 1 寄存器 2 1 2 主存 2 2 計算機的基本處理流程 2 2 1 取指令（IF） 2 2 2 指令解碼（ID） 2 2 3 運算（EX） 2 2 4 訪存（MEM） 2 2 5 回寫 第3章 Chisel基礎 3 1 什麼是Chisel 3 2 什麼是面向對象 3 2 1 類和實例 3 2 2 繼承 3 3 Scala的基本語法 3 3 1 變數var和val 3 3 2 方法：def() 3 3 3 集合：Seq 3 3 4 for表達式 3 3 5 對象 3 3 6 命名空間 3 4 Chisel的基本語法 3 4 1 位值的基本類型 3 4 2 運算符 3 4 3 Module類 3 4 4 IO對象 3 4 5 Flipped對象 3 4 6 信號連接 3 4 7 組合邏輯電路：Wire/WireDefault 3 4 8 時序邏輯電路：RegInit 3 4 9 用Mem定義寄存器文件 3 4 10 控制電路 3 4 11 位操作 3 4 12 用printf調試 第Ⅱ部分 簡單的CPU實現 第4章 環境架構 4 1 下載chisel-template 4 2 用Docker架構運行環境 4 2 1 安裝Docker 4 2 2 創建Dockerfile 4 2 3 創建鏡像 4 2 4 創建容器 4 3 指令位列和常量文件 4 3 1 Instructions scala 4 3 2 Consts scala 4 4 第Ⅱ部分要實現的指令和Chisel完整代碼 第5章 取指令的實現 5 1 Chisel代碼概要 5 2 Chisel的實現 第6章 用ChiselTest進行取指令測試 6 1 ChiselTest的實現 6 2 測試流程 6 3 創建Chisel測試代碼 6 3 1 特徵：trait 6 3 2 peek()方法 6 3 3 clock step()方法 6 4 創建存儲器用HEX文件 6 5 用printf輸出調試信號 6 6 運行測試 6 7 Docker容器的commit 第7章 指令解碼器的實現 7 1 Chisel的實現 7 1 1 寄存器編號的解碼 7 1 2 寄存器數據的讀取 7 1 3 調試信號的輸出 7 2 運行測試 第8章 LW指令的實現 8 1 RISC-V的LW指令定義 8 2 Chisel的實現 8 2 1 指令位模式的定義 8 2 2 CPU和存儲器之間的埠定義 8 2 3 CPU內部的處理實現 8 2 4 存儲器的數據讀取實現 8 3 運行測試 8 3 1 創建指令文件lw hex 8 3 2 存儲器載入文件名的修改 8 3 3 測試結束條件的修改 8 3 4 添加調試信號 8 3 5 運行測試 第9章 SW指令的實現 9 1 RISC-V的SW指令定義 9 2 Chisel的實現 9 2 1 指令位模式的定義 9 2 2 CPU和存儲器間的埠定義 9 2 3 CPU內部的處理實現 9 2 4 存儲器的數據寫入實現 9 3 運行測試 9 3 1 創建指令文件sw hex 9 3 2 存儲器載入文件名的修改 9 3 3 測試結束條件的修改 9 3 4 添加調試信號 9 3 5 運行測試 第10章 加減法指令的實現 10 1 RISC-V的加減法指令定義 10 2 Chisel的實現 10 2 1 指令位模式的定義 10 2 2 加減法結果的連接（EX階段） 10 2 3 加減法結果的寄存器回寫（WB階段） 第11章 邏輯運算的實現 11 1 RISC-V的邏輯運算指令定義 11 2 Chisel的實現 11 2 1 指令位模式的定義 11 2 2 邏輯運算結果的連接（EX階段） 11 2 3 邏輯運算結果的寄存器回寫（WB階段） 第12章 解碼器的強化 12 1 ALU解碼 12 1 1 解碼器的強化（ID階段） 12 1 2 利用解碼信號簡化ALU（EX階段） 12 2 MEM解碼 12 2 1 解碼器的強化（ID階段） 12 2 2 指令解碼的非必要化（MEM階段） 12 3 WB解碼 12 3 1 解碼器強化（ID階段） 12 3 2 指令解碼的非必要化（WB階段） 第13章 移位運算的實現 13 1 RISC-V的移位運算指令定義 13 2 Chisel的實現 13 2 1 指令位模式的定義 13 2 2 解碼信號的生成（ID階段） 13 2 3 移位運算結果的連接（EX階段） 第14章 比較運算的實現 14 1 RISC-V的比較運算指令定義 14 2 Chisel的實現 14 2 1 指令位模式的定義 14 2 2 解碼信號的生成（ID階段） 14 2 3 比較運算結果的連接 詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於PChome商店街私訊告知ISBN或書號，我們即儘速上架。 |
