邏輯與數字系統設計-Verilog版 (第2版) 9787302641964 李晶皎 王愛俠 閆愛雲

作者簡介
李晶皎，東北大學教授，博士生導師。2006-2022年教育部電工電子基礎課程教學指導分委員會委員。主要從事模式識別、嵌入式等領域科研研究，發表期刊和會議論文近100篇，獲國家發明專利十余項，指導青年教師發表教學論文近10篇。國家級精品課”電子技術基礎”課程負責人。主講”模擬電子技術基礎”“數字電子技術基礎”“電子技術基礎”“數字邏輯與數字系統”等課程。出版譯著和教材十餘部，代表性教材有：《電路與電子學》（十二五普通高等教育本科國家級規劃教材）、《邏輯與數字系統設計》（十一五普通高等教育本科國家級規劃教材）、《模式識別》（十一五普通高等教育本科國家級規劃教材）。
王愛俠，東北大學教師。從事模擬電子技術與數字電子技術基礎教學工作多年，參編《數字邏輯與數字系統（第5版）》等多部教材，並擔任配套實驗教材以及配套習題集副主編。
閆愛雲，東北大學教師。主講課程包括”數字電子技術”“數字邏輯與數字系統”等。副主編”電路與電子學”，主編”電路與電子學（第5版）實驗教程”。獲”第一屆東北地區高校電工電子基礎課程實驗教學案例設計競賽”一等獎等，獲教育部2021年第二批產學研合作協同育人項目一項。主持和參加國家自然科學基金項目、中國高校產學研創新基金項目、企事業科研項目多項。發表學術論文10餘篇，獲國家發明專利2項。
李景宏，東北大學副教授。1988年獲東北大學計算機學士學位，1994年獲東北大學通信與電子系統專業的碩士學位。從事電子科學與技術的研究及教學工作多年。出版《數字邏輯與數字系統》等6部教材，發表論文20餘篇。

目錄

第1章 數字邏輯基礎
1 1數制
1 1 1十進制數
1 1 2二進制數
1 1 3八進制數和十六進制數
1 1 4數制間的轉換
1 2常用編碼
1 2 1十進制編碼
1 2 2循環碼
1 2 3ASCII碼
1 2 4奇偶校驗碼
1 3二進制數運算
1 3 1二進制數的表示方法
1 3 2二進制數的加法和減法運算
1 4邏輯代數基礎
1 4 1邏輯變量和邏輯函數
1 4 2基本邏輯運算和基本邏輯門
1 4 3邏輯代數的基本公式和常用公式
1 4 4邏輯函數的表示方法
1 4 5邏輯函數的化簡方法
習題
第2章 可編程邏輯器件基礎
2 1可編程邏輯器件概述
2 1 1可編程邏輯器件的分類
2 1 2可編程邏輯器件的邏輯表示
2 2複雜可編程邏輯器件
2 2 1Altera公司的複雜可編程邏輯器件EPM240簡介
2 2 2Xilinx公司的複雜可編程邏輯器件XC9572簡介
2 3現場可編程門陣列
2 3 1Altera公司的Cyclone Ⅳ E系列EP4CE6簡介
2 3 2Xilinx公司的Artix7系列XC7A100T簡介
2 4複雜可編程邏輯器件或現場可編程門陣列設計流程
習題
第3章 硬件描述語言Verilog HDL基礎
3 1硬件描述語言概述
3 2Verilog語言基本概念
3 2 1Verilog程序基本結構
3 2 2Verilog語言要素
3 2 3Verilog運算符
3 3Verilog行為語句
3 3 1賦值語句
3 3 2條件語句
3 3 3循環語句
3 4Verilog語言的描述語句
3 5Verilog仿真驗證
3 6Verilog關鍵字
習題
第4章 組合邏輯電路
4 1組合邏輯電路特點
4 2門電路構成的組合電路的分析與設計
4 2 1分析方法
4 2 2設計方法
4 3編碼器
4 3 1二進制編碼器
4 3 2二進制優先編碼器
4 3 3二十進制優先編碼器
4 4譯碼器
4 4 1二進制譯碼器
4 4 2二十進制譯碼器
4 4 3七段數碼管以及靜態和動態顯示譯碼器
4 5數據分配器與數據選擇器
4 5 1數據分配器
4 5 2數據選擇器
4 6數值比較電路
4 7算術運算器
4 7 1二進制加法運算
4 7 2二進制減法運算
4 7 3二進制乘法運算
4 7 4算術邏輯單元
4 8奇偶校驗電路
4 8 1奇偶校驗的基本原理
4 8 2集成奇偶發生器/校驗器
4 9集成電路構成的組合電路分析與設計
4 9 1組合邏輯電路的分析
4 9 2組合邏輯電路的設計
4 10組合邏輯電路的競爭冒險
4 10 1競爭冒險現象
4 10 2競爭冒險的判斷
4 10 3競爭冒險的消除
習題
第5章 鎖存器和觸發器
5 1鎖存器
5 1 1基本SR鎖存器
5 1 2門控SR鎖存器
5 1 3門控D鎖存器
5 2觸發器
5 2 1維持阻塞D觸發器
5 2 2負邊沿JK觸發器
5 2 3SR觸發器
5 2 4T觸發器
習題
第6章 時序邏輯電路
6 1時序邏輯電路的分析與設計
6 1 1同步時序邏輯電路的分析
6 1 2異步時序邏輯電路的分析
6 1 3同步時序邏輯電路的設計
6 1 4有限狀態機的設計
6 2寄存器
6 2 1寄存器
6 2 2移位寄存器
6 3計數器
6 3 1計數器分類
6 3 2同步計數器
6 3 3異步計數器
6 3 4移位寄存器型計數器
6 3 5計數器分析與設計
6 4序列發生器
6 4 1節 拍發生器
6 4 2脈衝序列發生器
習題
收起全部

前言/序言
本書是普通高等教育”十一五”國家級規劃教材，是在2008年VHDL版的基礎上，基於”新工科”教育理念進行再版的。目的是培養計算機類、電子信息類等專業學生具有工程教育理念以及應用技術型工程能力，具備工程思維、自主創新及實踐能力。配合課程體系改革，考慮課程內部和構成要素之間的關係，將課程有機地結合起來，增加融合度，減少內容重複或斷裂，使學生能夠系統學習專業知識，降低知識的不連續性。配合貫穿專業課程，將課程開設內容和順序加以調整，例如，在2019年東北大學計算機專業取消”電路”和”電子線路”課程，在大學二年級下學期開設”數字邏輯與數字系統”課程。基於近幾年的新教學體系的教學實踐，以及本書主編35年的教學和科研經驗，本書具有如下特色：
(1) 由於數字電子產品基本不再使用中規模集成芯片，大多採用一片微控制器(MCU)加一片CPLD(或者FPGA)。因此，本書不再關注中規模集成芯片的使用，而是從電路原理或功能入手，用Verilog HDL構建邏輯電路模塊，給出使用Verilog HDL構建組合和時序邏輯電路模塊的多種方法。例如，加法器模塊有門電路、真值表兩種方法，六進制計數器有二進制編碼、循環碼、獨熱碼三種方法。
(2) 在專業課程的後繼課程”計算機組成原理”中，將詳細討論編碼、無符號和有符號數值運算等，因此本書不再重點描述這些內容。在模型計算機設計中”控制部件”需要使用狀態機，增加了米利(Mealy)型和摩爾(Moore)型狀態機設計。
(3) 二進制碼、循環碼的特點是需要較少觸發器和較多組合邏輯； 獨熱碼的優點是狀態比較時僅需要比較一位，不需要譯碼，減少了毛刺產生的概率，但需要較多的觸發器。現在常用的CPLD和FPGA芯片價格便宜，片內資源豐富，獨熱碼的使用不再受到限制。由於獨熱碼性能更好，本書增加了獨熱碼的介紹，並在時序電路設計中增加了獨熱碼設計實例。
(4) 在數字系統中，廣泛使用多位動態7段數碼管，需要多位動態顯示譯碼器。因此，本書在介紹靜態顯示譯碼器的同時增加了4位動態7段顯示譯碼器。
(5) 在交通信號燈控制系統設計中，本書給出了基於邏輯部件和基於功能描述的兩種設計與實現方法。
(6) 將硬件描述語言Verilog HDL貫穿全書，並給出大量實例。
(7) 採用國際上流行的圖形邏輯符號(美國國家標準)，這是EDA軟件中普遍使用的符號，方便後續課程的教學。
本書在編寫時強調數字邏輯，弱化電子電路，重點描述集成電路功能； 著重於用Verilog HDL設計計算機的部件和數字系統，而不是用中小規模集成電路構成數字系統。
本書可用於56~64學時理論教學，以及1周的課程設計。若採用本書作為計算機類專業的”數字邏輯”課程教材，建議實驗教學放棄傳統的實驗箱，改用FPGA實驗板，用Verilog HDL設計和仿真以及下載測試，實現與後續課程計算機組成原理和計算機體系結構的教學和實驗的最優對接。
參加本書編著的教師有東北大學的李晶皎、王愛俠、閆愛雲、李景宏。
由於編者水平有限，書中難免存在不當之處，懇請讀者批評指正。
李晶皎
2023年8月于瀋陽

詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於PChome商店街私訊告知ISBN或書號，我們即儘速上架。