*數量非實際在台庫存 *完成訂單後正常情形下約兩周可抵台。 *本賣場提供之資訊僅供參考,以到貨標的為實際資訊。 印行年月:202401*若逾兩年請先於私訊洽詢存貨情況,謝謝。 台灣(台北市)在地出版社,每筆交易均開具統一發票,祝您中獎最高1000萬元。 書名:半導體乾法刻蝕技術 (原書第2版) ISBN:9787111742029 出版社:機械工業 著編譯者:野尻一男 叢書名:集成電路科學與工程叢書 頁數:161 所在地:中國大陸 *此為代購商品 書號:1603592 可大量預訂,請先連絡。 內容簡介 本書是一本全面系統的干法刻蝕技術論著。針對干法刻蝕技術,在內容上涵蓋了從基礎知識到最新技術,使初學者能夠了解干法刻蝕的機理,而無需複雜的數值公式或方程。本書不僅介紹了半導體器件中所涉及材料的刻蝕工藝,而且對每種材料的關鍵刻蝕參數、對應的等離子體源和刻蝕氣體化學物質進行了詳細解釋。本書討論了具體器件製造流程中涉及的干法刻蝕技術,介紹了半導體廠商實際使用的刻蝕設備的類型和等離子體產生機理,例如電容耦合型等離子體、磁控反應離子刻蝕、電子迴旋共振等離子體和電感耦合型等離子體,並介紹了原子層沉積等新型刻蝕技術。作者簡介 許恆宇,研究員、博士生導師,曾任職于中國科學院微電子研究所。2006年本科畢業於四川大學微電子學專業,同年留學日本。長期致力於功率半導體器件的模擬設計、工藝開發整合和可靠性失效機理分析等工作,尤其在碳化硅等高壓大功率器件的產業化方面具有豐富的經驗。目錄 譯者序第2版前言 第1版前言 第1章 半導體集成電路的發展與干法刻蝕技術 1 1 干法刻蝕的概述 1 2 干法刻蝕的評價參數 1 3 干法刻蝕在LSI的高度集成中的作用 參考文獻 第2章 干法刻蝕的機理 2 1 等離子體基礎知識 2 1 1 什麼是等離子體 2 1 2 等離子體的物理量 2 1 3 等離子體中的碰撞反應過程 2 2 離子鞘層及離子在離子鞘層中的行為 2 2 1 離子鞘和Vdc 2 2 2 離子鞘層中的離子散射 2 3 刻蝕工藝的設置方法 2 3 1 干法刻蝕的反應過程 2 3 2 各向異性刻蝕的機理 2 3 3 側壁保護工藝 2 3 4 刻蝕速率 2 3 5 選擇比 2 3 6 總結 參考文獻 第3章 各種材料刻蝕 3 1 柵極刻蝕 3 1 1 多晶硅的柵極刻蝕 3 1 2 CD的晶圓面內均勻性控制 3 1 3 WSi2/多晶硅的柵極刻蝕 3 1 4 W/WN/多晶硅的柵極刻蝕 3 1 5 Si襯底刻蝕 3 2 SiO2刻蝕 3 2 1 SiO2刻蝕機理 3 2 2 SiO2刻蝕的關鍵參數 3 2 3 SAC刻蝕 3 2 4 側牆刻蝕 3 3 布線刻蝕 3 3 1 Al布線刻蝕 3 3 2 Al布線的防后腐蝕處理技術 3 3 3 其他布線材料的刻蝕 3 4 總結 參考文獻 第4章 干法刻蝕設備 4 1 干法刻蝕設備的歷史 4 2 桶式等離子體刻蝕機 4 3 CCP等離子體刻蝕機 4 4 磁控管RIE 4 5 ECR等離子體刻蝕機 4 6 ICP等離子體刻蝕機 4 7 干法刻蝕設備實例 4 8 靜電卡盤 4 8 1 靜電卡盤的種類及吸附原理 4 8 2 晶圓溫度控制的原理 參考文獻 第5章 干法刻蝕損傷 5 1 Si表面層引入的損傷 5 2 電荷積累損傷 5 2 1 電荷積累損傷的評估方法 5 2 2 產生電荷積累的機理 5 2 3 各種刻蝕設備的電荷積累評估及其降低方法 5 2 4 等離子體處理中柵氧化膜擊穿的機理 5 2 5 因圖形導致的柵氧化膜擊穿 5 2 6 溫度對柵氧化膜擊穿的影響 5 2 7 基於器件設計規則的電荷積累損傷對策 參考文獻 第6章 新的刻蝕技術 6 1 Cu大馬士革刻蝕 6 2 Low-k刻蝕 6 3 使用多孔Low-k的大馬士革布線 6 4 金屬柵極/High-k刻蝕 6 5 FinFET刻蝕 6 6 多重圖形化 6 6 1 SADP 6 6 2 SAQP 6 7 用於3D NAND/DRAM的高深寬比孔刻蝕技術 6 8 用於3D IC的刻蝕技術 參考文獻 第7章 原子層刻蝕(ALE) 7 1 ALE的原理 7 2 ALE的特性 7 2 1 Si、GaN和W的ALE工藝順序 7 2 2 自限性反應 7 2 3 去除步驟中EPC的離子能量依賴性 7 2 4 表面平坦度 7 3 ALE的協同效應 7 4 影響EPC和濺射閾值的參數 7 5 SiO2 ALE 7 6 總結 參考文獻 第8章 未來的挑戰和展望 8 1 干法刻蝕技術革新 8 2 今後的課題和展望 8 3 工程師的準備工作 參考文獻 詳細資料或其他書籍請至台灣高等教育出版社查詢,查後請於PChome商店街私訊告知ISBN或書號,我們即儘速上架。 |