RISC-V架構DSP處理器設計 張志偉 9787111764175 【台灣高等教育出版社】

*書籍均為代購，我們向大陸付款發訂後即無法取消，為避免造成不必要的損失，
下訂前請慎重考慮！下訂前請慎重考慮！謝謝。
*完成訂單後正常情形下約兩周可抵台。
*本賣場提供之資訊僅供參考，以到貨標的為正確資訊。
印行年月：202506*若逾兩年請先於客服中心或Line洽詢存貨情況，謝謝。
台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。
書名：RISC-V架構DSP處理器設計
ISBN：9787111764175
出版社：機械工業
著編譯者：張志偉
頁數：193
所在地：中國大陸 *此為代購商品
書號：1745300
可大量預訂，請先連絡。

內容簡介

本書從指令集定義、運算部件、存儲結構、工具鏈開發等諸多環節，系統全面地介紹RISC-V架構DSP的設計過程，並分享了每個設計環節中的思考、原則和技術選擇過程，以及如何充分利用開源成果進行敏捷開發。本書是基於RISC-V架構進行DSP設計工程技術實踐的成果，其特點是產品導向，注重技術的可操作性和系統性，並進行了必要的創新。

作者簡介

張志偉 博士，中科院自動化所研究員、博導、學術委員會委員，國家專用集成電路設計工程技術研究中心副主任，數字信號處理器團隊課題組組長。專註DSP研發近20年，承擔工業和信息化部「核高基」專項、中科院A類先導專項、科技部科技創新2030重大項目、國家自主可控重大專項等國家級DSP研發任務10餘項，在DSP體繫結構、微體繫結構、高性能部件設計和物理設計等方面具有深厚技術積累，相關產品已實現規模應用。

目錄

序一
序二
前言
第1章 數字信號處理器簡介
1 1 數字信號處理器的發展歷程
1 2 數字信號處理器的主要特徵
1 2 1 指令集
1 2 2 存儲結構
1 2 3 數據格式與算法
1 2 4 運算部件
1 2 5 定址方式
1 3 數字信號處理器的應用領域
1 4 本章小結
第2章 RISC-V架構
2 1 RISC-V的發展歷程
2 2 RISC-V的優勢
2 2 1 技術優勢
2 2 2 生態優勢
2 2 3 知識產權優勢
2 3 RISC-V的主要特徵
2 3 1 模塊化設計
2 3 2 基礎整數指令集
2 3 3 M擴展
2 3 4 F擴展
2 3 5 C擴展
2 3 6 Zifencei擴展
2 3 7 Zicsr擴展
2 3 8 特權架構
2 4 RISC-V開源項目
2 4 1 加州大學伯克利分校
2 4 2 PULP組織
2 4 3 OpenHW組織
2 4 4 lowRISC組織
2 4 5 平頭哥
2 4 6 北京開源晶元研究院
2 4 7 印度理工學院馬德拉斯分校
2 5 本章小結
第3章 SpringCore體繫結構
3 1 設計目標
3 2 數字信號處理算法
3 3 指令集
3 3 1 支持的數據類型
3 3 2 結構寄存器
3 3 3 控制和狀態寄存器
3 3 4 編碼概括
3 3 5 指令擴展
3 4 內核結構
3 4 1 取指單元
3 4 2 解碼單元
3 4 3 控制單元
3 4 4 執行單元
3 4 5 訪存單元
3 4 6 存儲空間
3 5 本章小結
第4章 SpringCore流水線設計
4 1 流水線技術簡介
4 2 取指單元
4 2 1 取指單元結構
4 2 2 指令對齊
4 3 解碼單元
4 3 1 預解碼
4 3 2 基礎解碼
4 3 3 異常檢測
4 3 4 指令發射
4 4 相關檢測
4 4 1 數據相關
4 4 2 結構相關
4 4 3 控制相關
4 5 流水線低功耗控制
4 6 循環控制
4 7 控制和狀態寄存器
4 8 本章小結
第5章 訪存結構
5 1 存儲結構
5 2 存儲屬性與保護
5 2 1 物理存儲屬性
5 2 2 安全域
5 2 3 訪存保護機制
5 3 訪存模塊設計
5 3 1 訪存功能
5 3 2 訪存流水線
5 4 存儲一致性
5 4 1 存儲一致性定義及意義
5 4 2 存儲一致性模型
5 4 3 順序同步指令及原子指令
5 5 本章小結
第6章 運算部件
6 1 定點運算部件設計
6 1 1 定點運算部件的結構
6 1 2 超前進位加法器
6 1 3 布希-華萊士樹乘法器
6 1 4 乘累加部件
6 1 5 移位器
6 1 6 基4 SRT除法器
6 2 浮點運算部件設計
6 2 1 浮點數據格式
6 2 2 浮點控制和狀態寄存器
6 2 3 浮點運算部件的結構
6 2 4 浮點乘加器
6 2 5 浮點除法和開平方根部件
6 3 本章小結
第7章 異常和中斷機制
7 1 異常和中斷介紹
7 2 中斷處理機制
7 2 1 中斷類型
7 2 2 處理器中斷控制器
7 2 3 中斷處理機制的流程
7 3 本章小結
第8章 調試單元設計
8 1 JTAG簡介
8 1 1 JTAG背景
8 1 2 JTAG介面
8 1 3 TAP控制器
8 2 調試單元的結構
8 2 1 調試單元總覽
8 2 2 調試傳輸模塊
8 2 3 調試模塊
8 2 4 核內調試支持
8 3 調試處理機制
8 3 1 調試流程
8 3 2 複位控制與運行控制
8 3 3 抽象命令
8 4 調試功能實現示例
8 4 1 單步調試
8 4 2 訪問連續存儲區域
8 5 本章小結
第9章 軟體開發環境
9 1 編譯器
9 1 1 LLVM的工作流程
9 1 2 LLVM後端的處理流程
9 1 3 有向無環圖
9 1 4 指令合法化
9 1 5 調用下降
9 2 彙編器和反彙編器
9 2 1 工作過程
9 2 2 使用方法
9 3 鏈接器
9 3 1 鏈接器的選擇
9 3 2 鏈接器鬆弛
9 3 3 棧的增長方向
9 4 模擬器
9 4 1 模擬器軟體架構
9 4 2 模擬器定製開發
9 5 調試器
9 5 1 調試器方案概述
9 5 2 GDB介紹
9 5 3 OpenOCD介紹
9 6 集成開發環境
9 6 1 軟體框架與插件開發
9 6 2 工程創建與管理
9 6 3 工具鏈集成與配置
9 6 4 調試方案
9 7 本章小結
第10章 基於SpringCore的DSP晶元
10 1 FDM320RV335
10 2 功能結構
10 3 引腳說明
10 4 地址映射
10 5 低功耗模式
10 6 原型板卡
10 7 晶元性能
10 8 本章小結
參考文獻

詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於客服中心或Line或本社留言板留言，我們即儘速上架。

大陸簡體正版圖書，訂購後正常情形下約兩周可抵台。