內容簡介
本書基於廣泛應用的CMOS鎖相環(PLL)設計,首先通過直觀的方式展示理論概念,並逐步建立更為實用的系統;其次詳細闡述振蕩器、相位雜訊、模擬鎖相環、數字鎖相環、射頻頻率綜合器、延遲鎖定環、時鐘和數據恢複電路以及分頻器等重要主題;然後特別介紹高級拓撲結構下的高性能振蕩器設計;最後通過廣泛使用電路模擬來講述設計要領,突出設計實踐的重要性。本書提供了200多個引人深思的示例來說明設計方法和常見陷阱。本書可作為集成電路工程技術人員的案頭工具書以及相關專業學生的參考書,以加深對鎖相環設計的理解,提高設計能力。作者簡介
李瑄,清華大學電子工程系博士研究生,北京維納芯科技創始人,負責模擬混合信號晶元和硬體系統研發,研究方向主要包括高性能ADC/DAC設計、感測器模擬信息轉換、算法驅動模數轉換架構及模擬混合信號設計方法學等。目錄
譯者序