大規模並行處理器程序設計-原書第4版-英文 9787111774716 胡文美 大衛.B.柯克 伊紮特.埃爾.哈吉

*書籍均為代購，我們向大陸付款發訂後即無法取消，為避免造成不必要的損失，
下訂前請慎重考慮！下訂前請慎重考慮！謝謝。
*完成訂單後正常情形下約兩周可抵台。
*本賣場提供之資訊僅供參考，以到貨標的為正確資訊。
印行年月：202503*若逾兩年請先於客服中心或Line洽詢存貨情況，謝謝。
台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。
書名：大規模並行處理器程序設計-原書第4版-英文
ISBN：9787111774716
出版社：機械工業
著編譯者：胡文美 大衛.B.柯克 伊紮特.埃爾.哈吉
頁數：551
所在地：中國大陸 *此為代購商品
書號：1718863
可大量預訂，請先連絡。

【台灣高等教育出版社簡體書】 大規模並行處理器程序設計-原書第4版-英文 787111774716 胡文美 大衛.B.柯克 伊紮特.埃爾.哈吉

內容簡介

本書內容簡潔、直觀、實用，強調計算思維能力和并行編程技巧。本書主要分為四個部分：第一部分介紹異構并行計算編程的基礎概念，包括數據并行化、GPU架構、CUDA編程及程序性能優化方法等內容；第二部分介紹并行模式，包括卷積、模板、并行直方圖、歸約、前綴和、歸併等內容；第三部分介紹高級模式及應用，包括排序、稀疏矩陣計算、圖遍歷、深度學習、迭代式磁共振成像重建、靜電勢能圖和計算思維等內容；第四部分介紹高級編程實踐，包括異構計算集群編程、CUDA動態并行化等內容。本書不僅適合高等院校計算機相關專業的學生學習，也適合併行計算領域的技術人員參考。

作者簡介

胡文美（Wen-Mei W Hwu）是伊利諾伊大學厄巴納–香檳分校電氣與計算機工程系的Sanders-AMD講席教授。他的研究興趣是并行計算的體繫結構、實現、編譯和算法領域。他是并行計算研究中心的首席科學家，IMPACT研究小組的負責人。他是MulticoreWare公司的聯合創始人兼CTO。在研究和教學方面，他獲得了ACM SigArch Maurice Wilkes獎、ACM Grace Murray Hopper獎、Tau Beta Pi Daniel C Drucker傑出學者獎、ISCA影響力論文獎、IEEE計算機協會B R Rau獎以及加州大學伯克利分校計算機科學傑出校友獎。他是IEEE和ACM的會士。他主持UIUC CUDA卓越中心的工作，並且是NSF Blue Waters Petascale計算機項目的主要研究人員之一。Hwu博士在加州大學伯克利分校獲得計算機科學博士學位。

目錄

Foreword
Preface
Acknowledgments
CHAPTER 1 Introduction
1 1 Heterogeneous parallel computing
1 2 Why more speed or parallelism
1 3 Speeding up real applications
1 4 Challenges in parallel programming
1 5 Related parallel programming interfaces
1 6 Overarching goals
1 7 Organization of the book
References
Part I Fundamental Concepts
CHAPTER 2 Heterogeneous data parallel computing With special contribution from David Luebke
2 1 Data parallelism
2 2 CUDA C program structure
2 3 A vector addition kernel
2 4 Device global memory and data transfer
2 5 Kernel functions and threading
2 6 Calling kernel functions
2 7 Compilation
2 8 Summary
Exercises
References
CHAPTER 3 Multidimensional grids and data
3 1 Multidimensional grid organization
3 2 Mapping threads to multidimensional data
3 3 Image blur: a more complex kernel
3 4 Matrix multiplication
3 5 Summary
Exercises
CHAPTER 4 Compute architecture and scheduling
4 1 Architecture of a modern GPU
4 2 Block scheduling
4 3 Synchronization and transparent scalability
4 4 Warps and SIMD hardware
4 5 Control divergence
4 6 Warp scheduling and latency tolerance
4 7 Resource partitioning and occupancy
4 8 Querying device properties
4 9 Summary
Exercises
References
CHAPTER 5 Memory architecture and data locality
5 1 Importance of memory access efficiency
5 2 CUDA memory types
5 3 Tiling for reduced memory traffic
5 4 A tiled matrix multiplication kernel
5 5 Boundary checks
5 6 Impact of memory usage on occupancy
5 7 Summary
Exercises
CHAPTER 6 Performance considerations
6 1 Memory coalescing
6 2 Hiding memory latency
6 3 Thread coarsening
6 4 A checklist of optimizations
6 5 Knowing your computation』s bottleneck
6 6 Summary
Exercises
References
Part II Parallel Patterns
CHAPTER 7 Convolution
An introduction to constant memory and caching
7 1 Background
7 2 Parallel convolution: a basic algorithm
7 3 Constant memory and caching
7 4 Tiled convolution with halo cells
7 5 Tiled convolution using caches for halo cells
7 6 Summary
Exercises
Part III Advanced Patterns and Applications
Part IV Advanced Practices
Appendix A: Numerical considerations
Index
詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於客服中心或Line或本社留言板留言，我們即儘速上架。

大陸簡體正版圖書，訂購後正常情形下約兩周可抵台。