基於全可編程片上系統 (APSoC)的嵌入式設計 何樂生 郭怡 董亮 9787030812629 【台灣高等教育出版社】

*書籍均為代購，我們向大陸付款發訂後即無法取消，為避免造成不必要的損失，
下訂前請慎重考慮！下訂前請慎重考慮！謝謝。
*完成訂單後正常情形下約兩周可抵台。
*本賣場提供之資訊僅供參考，以到貨標的為正確資訊。
印行年月：202503*若逾兩年請先於客服中心或Line洽詢存貨情況，謝謝。
台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。
書名：基於全可編程片上系統 (APSoC)的嵌入式設計
ISBN：9787030812629
出版社：科學
著編譯者：何樂生 郭怡 董亮
頁數：225
所在地：中國大陸 *此為代購商品
書號：1718807
可大量預訂，請先連絡。

內容簡介

本書從全可編程片上系統（APSoC）器件的概念和結構特點入手，介紹典型APSoC器件——Zynq-7000系列高性能嵌入式晶元的體繫結構和片上資源，包括對其兩個主要組成部分［可編程邏輯（PL）部分和處理系統（PS）部分］的結構，以及PL、PS兩部分協同設計為嵌入式系統設計帶來優勢的詳細介紹。 此外，本書分別詳細介紹PL、PS兩部分各自單獨開發和協同開發的方法以及軟、硬體工具，並通過大量的開發實例，向讀者展示了基於APSoC的高性能嵌入式系統的詳細設計思路、方法和步驟。 本書可供從事無線通信系統、高速數字信號處理系統等高性能電子系統設計的工程師，以及嵌入式系統設計、可編程邏輯器件等相關專業的高校師生參考閱讀。

目錄

第1章 全可編程片上系統
1 1 全可編程片上系統的概念和特點
1 1 1 全可編程片上系統的概念
1 1 2 全可編程片上系統的技術特點
1 1 3 用全可編程片上系統器件構建嵌入式系統的優勢和缺點
1 2 Zynq-7000系列APSoC的體繫結構
1 2 1 Zynq-7000系列中的PS部分
1 2 2 Zynq-7000系列中的PL部分
1 2 3 Zynq-7000系列中PL和PS部分的連接
1 3 Zynq-7000系列APSoC的片上公共資源
1 3 1 時鐘系統
1 3 2 複位信號
1 3 3 電源
1 4 Zynq-7000系列的啟動方式和流程
1 4 1 Zynq-7000系列的啟動方式選項
1 4 2 Zynq-7000系列的啟動流程
1 5 本章小結
第2章 FPGA與硬體描述語言VerilogHDL
2 1 FPGA原理和基本結構
2 1 1 FPGA的發展歷史和現狀
2 1 2 FPGA的工作原理
2 1 3 FPGA晶元結構
2 1 4 FPGA的開發方法和流程
2 2 VerilogHDL簡介
2 2 1 VerilogHDL概述
2 2 2 VerilogHDL程序基本結構
2 3 VerilogHDL基本語法規則
2 3 1 標識符、關鍵詞和註釋
2 3 2 數字與邏輯數值
2 3 3 數據類型
2 3 4 表達式
2 3 5 表達式中運算符的優先順序別
2 4 VerilogHDL建模方式
2 4 1 結構描述
2 4 2 行為描述
2 4 3 數據流描述
2 5 常見數字電路模塊的VerilogHDL實現
2 5 1 運算電路的設計
2 5 2 編碼器的設計
2 5 3 二進位解碼器的設計
2 5 4 計數器的設計
2 5 5 有限狀態機
2 6 邏輯功能的模擬驗證
2 7 本章小結
第3章 集成開發環境Vivado的基本使用方法
3 1 Vivado概述
3 1 1 Vivado的兩種工作模式
3 1 2 Vivado的主要特徵
3 2 Vivado的基本設計流程
3 2 1 利用Vivado開發FPGA的設計流程
3 2 2 Vivado的主界面及功能
3 3 基於VerilogHDL的電路設計與實現
3 3 1 半加器的設計與VerilogHDL建模舉例
3 3 2 創建項目並輸入設計
3 3 3 模擬驗證設計項目
3 3 4 綜合、實現設計項目
3 4 IP核的管理
3 4 1 IP核分類
3 4 2 定製IP
3 5 本章小結
第4章 全可編程片上系統的開發方法與流程
4 1 基於APSoC的嵌入式系統開發方法概述
4 1 1 需求分析到詳細說明
4 1 2 體繫結構設計
4 1 3 軟、硬體子系統設計和實現
4 1 4 軟、硬體系統集成與測試
4 2 PL部分純邏輯的開發方法
4 2 1 PYNQ-Z2硬體開發板
4 2 2 純邏輯開發流程
4 3 PS部分應用程序的開發方法
4 3 1 PS部分外設應用開發
4 3 2 PS部分UART的應用程序的開發流程
4 4 本章小結
第5章 全可編程片上系統的軟硬體協同設計
5 1 EMIO的使用和BOOT文件的製作
5 1 1 EMIO原理
5 1 2 功能要求和電路原理
5 1 3 EMIO開發流程
5 1 4 用SDK生成啟動鏡像文件BOOT bin
5 2 AXI設備設計
5 2 1 AXI基本知識
5 2 2 功能要求和電路原理
5 2 3 AXI設備(PWM控制器)的開發流程
5 3 PL到PS部分的中斷設計
5 3 1 APSoC器件中斷基礎知識
5 3 2 功能要求和電路原理
5 3 3 PL到PS部分中斷的開發流程
5 4 本章小結
第6章 高層次綜合器
6 1 高層次綜合器的概念與特點
6 1 1 為什麼需要高層次綜合器
6 1 2 高層次綜合器產生的電路模塊
6 1 3 使用高層次綜合器的開發流程
6 1 4 高層次綜合器的核心工作
6 2 高層次綜合器的設計流程
6 3 基於高層次綜合器的硬體優化
6 4 本章小結
第7章 全可編程片上系統嵌入式開發實例
7 1 頻率連續可變的任意信號發生器
7 1 1 設計要求
7 1 2 DDS基本原理及其實現方法分析
7 1 3 模擬輸出(DAC)硬體電路及其在PL部分的控制電路設計
7 1 4 用BRAM配置成雙口RAM
7 1 5 PS部分的設計
7 1 6 運行結果
7 2 基於APSoC和射頻捷變收發器的射電望遠鏡接收機
7 2 1 項目背景
7 2 2 射電望遠鏡接收機算法設計
7 2 3 接收機系統設計
7 2 4 實測結果
主要參考文獻
詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於客服中心或Line或本社留言板留言，我們即儘速上架。

大陸簡體正版圖書，訂購後正常情形下約兩周可抵台。