AI芯片開發核心技術詳解 吳建明 吳一昊 9787302676140 【台灣高等教育出版社】

*完成訂單後正常情形下約兩周可抵台。
*本賣場提供之資訊僅供參考，以到貨標的為正確資訊。
印行年月：202412*若逾兩年請先於客服中心或Line洽詢存貨情況，謝謝。
台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。
書名：AI芯片開發核心技術詳解
ISBN：9787302676140
出版社：清華大學
著編譯者：吳建明 吳一昊
頁數：418
所在地：中國大陸 *此為代購商品
書號：1700311
可大量預訂，請先連絡。

內容簡介 本書力求將晶元基礎知識理論與案例實踐融合在一起進行詳細介紹。幫助讀者理解晶元相關多個模塊開發工作原理，同時兼顧了應用開發的技術分析與實踐。本書包含大量翔實的示例和代碼片段，以幫助讀者平穩、順利的掌握晶元開發技術。 全書共10章，包括RISC－V技術分析；PCIE，存儲控制，以及匯流排技術分析；NPU開發技術分析；CUDA原理與開發示例分析；GPU渲染架構與優化技術分析；U－Boot開發分析；Linux開發分析；光刻機技術分析；晶元製造技術分析；卷積與矩陣相乘編譯部署分析。 本書適合從事硬體設計、微電子技術、軟體開發、編譯器開發、人工智能，以及算法等方向的企業工程技術人員，也適合高校師生、科研工作人員、技術管理人員參考閱讀。

作者簡介 吳建明，上海交通大學模式識別與智能系統專業博士畢業。長期從事人工智能晶元設計，尤其擅長TVM/LLVM編譯器、AI框架、自動駕駛、晶元製造，嵌入式系統等領域的理論研究與技術創新。長期在一線工作，包括產品設計與代碼實現等，主持和參与過30多項產品的研發。還參与過國家自然科學基金、上海市科委項目，並在核心期刊公開發表過8篇論文，其中6篇是第一作者。

目錄 第1章 RISC-V技術分析
1 1 初識RISC-V
1 1 1 什麼是RISC-V
1 1 2 指令集架構ISA
1 1 3 開源指令集RISC-V
1 1 4 RISC-V概述
1 1 5 RISC-V處理器及Roadmap
1 1 6 RISC-V相關背景
1 2 MCU構成及其運行原理
1 2 1 MCU概念
1 2 2 MCU構成
1 2 3 模擬MCU運行
1 2 4 MCU模擬運行
1 3 RISC-V編譯過程分析
1 3 1 預處理
1 3 2 編譯
1 3 3 彙編
1 3 4 連接
1 3 5 ELF、HEX、BIN文件說明
1 4 RISC-V啟動文件分析
1 5 RISC-V的LD連接腳本說明
1 5 1 LD連接腳本
1 5 2 LD連接腳本的主要內容
1 5 3 常用關鍵字及命令
1 5 4 示例： 完整LD連接腳本
1 5 5 示例： 從C文件中讀取LD中的全局變數
1 6 RISC-V MCU棧機制
1 6 1 棧
1 6 2 棧的作用
1 6 3 棧大小定義
1 6 4 壓棧出棧過程
1 6 5 malloc使用注意事項
1 7 RISC-V全局指針寄存器說明
1 8 最易變的關鍵字volatile
1 8 1 volatile關鍵字
1 8 2 Demo
1 9 RISC-V將常量定義到Flash地址
1 9 1 編輯LD連接文件，添加SECTIONS段
1 9 2 函數中使用__attribute__((section(" xxx")))定義常量
第2章 GPU渲染架構與優化技術
2 1 渲染架構及GPU優化技巧
2 1 1 GPU圖渲染概述
2 1 2 即時模式架構
2 1 3 基於平鋪的渲染
2 1 4 兩種渲染架構對比
2 2 IMR與TBR的對比
2 2 1 IMR渲染的優勢
2 2 2 IMR渲染的劣勢
2 2 3 TBR解決帶寬功耗問題
2 2 4 TBR渲染的劣勢
2 2 5 前向像素消除
2 3 傳統延遲渲染和TBDR
2 3 1 延遲渲染
2 3 2 延遲渲染原理介紹
2 3 3 傳統延遲渲染
2 3 4 單著色器延遲渲染
2 3 5 TBDR架構原理
2 4 光柵順序組
2 4 1 光柵順序組的作用
2 4 2 多倍光柵順序組
2 4 3 圖像塊
2 5 延遲渲染源碼分析
2 6 示例： 圖渲染
2 6 1 圖分割示例
2 6 2 幾何深度學習示例
2 7 小結
第3章 NPU開發技術分析
3 1 NPU加速器建模設計
3 1 1 NPU加速器建模概述
3 1 2 加速器架構的設計空間探索
3 2 異構系統： 向量體繫結構
3 2 1 異構稀疏向量加速器的總體架構
3 2 2 稀疏矩陣
3 2 3 示例： 異構感知調度算法
3 2 4 外部內存訪問調度
3 2 5 模擬框架
3 2 6 位片跳轉架構與數據管理方面的硬體挑戰
3 2 7 有符號位片表示及其編碼單元
3 2 8 用於輸入和輸出跳轉的零數據跳轉單元
3 2 9 片上異構網絡
3 2 10 指令集體繫結構
3 2 11 廣義深度學習的架構式編排、變換和布局
3 3 示例： NPU開發
3 3 1 NPU硬體概述
3 3 2 gxDNN概述
3 3 3 編譯器使用
3 3 4 編譯模型
3 3 5 調用API流程與MCU API代碼
3 3 6 NPU使用示例
3 4 TPU2機器學習集群
3 4 1 TPU2概述
3 4 2 TPU2設計方案
第4章 CUDA原理與開發示例
4 1 CUDA平台的GPU硬體架構
4 1 1 CPU內核組成
4 1 2 GPU內核組成
4 1 3 GPU組成示例
4 2 CUDA原理概述
4 2 1 異構計算
4 2 2 CUDA程序編寫
4 2 3 CUDA程序編譯
4 2 4 NVPROF
4 3 CUDA線程結構
4 3 1 CUDA線程索引
4 3 2 線程分配
4 4 CUDA存儲單元及矩陣乘法
4 4 1 GPU的存儲單元
4 4 2 GPU存儲單元的分配與釋放
4 4 3 矩陣相乘樣例
4 5 CUDA錯誤檢測與事件
4 5 1 CUDA運行時的錯誤檢測函數
4 5 2 CUDA中的事件
4 6 多種CUDA存儲單元
4 7 CUDA流技術
4 7 1 CUDA流概念
4 7 2 CUDA流詳解
4 8 CUDA矩陣乘法算法分析
4 8 1 CUDA矩陣乘法概述
4 8 2 示例： CUDA中矩陣乘法的優化
4 9 通用GPU架構及基礎知識
4 9 1 常用晶元架構概述
4 9 2 GPU體繫結構
4 9 3 英偉達CUDA通用并行計算
4 9 4 AMD GPU
4 9 5 GPU與顯存(VRAM)的關係
4 9 6 GPGPU特定架構的彙編
第5章 PCIE、存儲控制與匯流排的技術分析
5 1 PCIE開發技術分析
5 1 1 PCIE開發簡介
5 1 2 TLP包的組裝
5 1 3 PCIE開發TLP類型
5 1 4 PCIE開發的TLP路由
5 1 5 PCIE開發系統配置和設備枚舉
5 2 PCIE開發設備熱插拔
5 2 1 PCIE設備的熱插拔功能
5 2 2 熱插拔軟體部分與硬體部分
5 2 3 熱插拔的兩種狀態
5 2 4 熱插拔關閉和打開插槽的具體流程
5 2 5 熱插拔移除和插入設備的具體流程
5 3 PCIE寄存器與關係圖
5 3 1 PCIE寄存器
5 3 2 PCIE架構關係圖
5 4 示例： 晶元存儲器與控制器測試
5 4 1 存儲器的分
詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於客服中心或Line或本社留言板留言，我們即儘速上架。

大陸簡體正版圖書，訂購後正常情形下約兩周可抵台。