Verilog 數字設計原理 卿文龍 9787030800114 【台灣高等教育出版社】

*完成訂單後正常情形下約兩周可抵台。
*本賣場提供之資訊僅供參考，以到貨標的為正確資訊。
印行年月：202501*若逾兩年請先於客服中心或Line洽詢存貨情況，謝謝。
台灣(台北市)在地出版社，每筆交易均開具統一發票，祝您中獎最高1000萬元。
書名：Verilog 數字設計原理
ISBN：9787030800114
出版社：科學
著編譯者：卿文龍
頁數：521
所在地：中國大陸 *此為代購商品
書號：1696871
可大量預訂，請先連絡。

內容簡介

本書涵蓋與Verilog數字設計相關的基礎知識和深入主題，全面介紹現代數字電路的設計和實現方式。 本書特別關注如何使用架構和時序圖將設計概念轉化為物理實現，總結並解決了初學者甚至經驗豐富的工程師可能犯的常見錯誤，詳細說明了幾種ASIC設計，除了設計原則和技巧之外，還深入探討了現代設計方法及其實施方式。全書共分10章，內容包括Verilog基礎、Verilog高級話題、數的表示、組合邏輯電路、時序邏輯電路、數字系統設計、高級系統設計、I／O介面、邏輯綜合等。書中的許多示例及RTL代碼可以將初學者輕鬆帶入數字設計領域。 本書適合數字IC設計工程師閱讀，也可作為高等院校微電子、自動化、電子信息等相關專業師生的參考用書。

目錄

第1章 導論
1 1 集成電路產業
1 2 數字時代
1 3 布爾代數和邏輯設計
1 4 計算機輔助設計
1 5 ASIC設計流程
1 6 硬體描述語言
1 7 基於寄存器傳輸級的設計
1 8 功能驗證
1 9 邏輯綜合
1 10 時序驗證
1 11 物理設計
1 12 更多關於設計流程的內容
1 13 練習題
參考文獻
第2章 Verilog基礎
2 1 Verilog HDL簡介
2 2 模塊和埠
2 3 Verilog中數字的表示
2 4 數據類型
2 5 連續賦值語句
2 6 過程語句結構
2 7 Verilog原語
2 8 表達式
2 9 模擬環境
2 10 練習題
參考文獻
第3章 Verilog高級話題
3 1 抽象級別
3 2 if-else語句
3 3 case、casez和casex語句
3 4 for循環語句
3 5 函數和任務
3 6 參數化設計
3 7 電路中的延遲
3 8 阻塞賦值和非阻塞賦值
3 9 一些有用的系統任務
3 10 高級Verilog模擬
3 11 Verilog高級功能
3 12 練習題
參考文獻
第4章 數的表示
4 1 數的精度和解析度
4 2 定點數
4 3 浮點數
4 4 其他二進位數
4 5 練習題
參考文獻
第5章 組合邏輯電路
5 1 數據流級描述
5 2 行為級描述
5 3 結構級描述
5 4 組合邏輯電路
5 5 組合邏輯電路的基本構件：邏輯單元
5 6 組合電路中的基本模塊：算術單元
5 7 練習題
參考文獻
第6章 時序邏輯電路
6 1 時序邏輯電路簡介
6 2 行為級描述
6 3 結構級描述
6 4 常用的時序邏輯電路模塊
6 5 練習題
參考文獻
第7章 數字系統設計
7 1 系統設計：從虛擬到現實
7 2 系統級設計：存儲系統
7 3 設計架構和時序圖
7 4 霍夫曼編碼設計
7 5 練習題
參考文獻
第8章 高級系統設計
8 1 DRAM
8 2 Flash
8 3 同步器設計
8 4 計算機組成
8 5 組件標籤引擎的數字設計
8 6 練習題
參考文獻
第9章 I/O介面
9 1 I/O控制器
9 2 匯流排
9 3 串列傳輸技術
9 4 嵌入式軟體I/O介面
9 5 加速器
9 6 練習題
參考文獻
第10章 使用Design Compiler進行邏輯綜合
10 1 可綜合設計
10 2 綜合流程
10 3 設置設計約束
10 4 設計編譯
10 5 自適應閾值引擎
10 6 練習題
參考文獻
附錄
附錄A 基本邏輯門和用戶定義的原語
附錄B 不可綜合結構
附錄C 高級線網數據類型
附錄D 有符號乘法器
附錄E 設計規則和指南
參考文獻

詳細資料或其他書籍請至台灣高等教育出版社查詢，查後請於客服中心或Line或本社留言板留言，我們即儘速上架。

大陸簡體正版圖書，訂購後正常情形下約兩周可抵台。