內容簡介
本書旨在幫助讀者在學習數字電子技術的過程中或之後,利用Vivado軟體與Verilog語言,採用現代設計方法對數字系統的簡單門電路、組合邏輯電路、時序邏輯電路進行設計驗證,以進一步學習狀態機設計方法,以及更複雜的數字系統設計,並藉助依元素(南京)科技有限公司的Ego1開發板進行硬體驗證。 全書內容包括Vivado軟體的安裝及開發流程,IP核的封裝調用以及Verilog語言的快速入門。設計模塊從基礎設計到提高設計到綜合設計再到挑戰設計,層層遞進。除包括數字電子技術所學基礎模塊設計外,還包括演算法設計、介面設計等,充分利用了Ego1開發板集成的輸入/輸出模塊來進行項目的設計選擇。 本書既可以作為高等院校本科數字電子技術實驗課程的參考教材,也可以作為綜合設計課程的參考教材,又可以作為FPGA設計愛好者的自學用書。目錄
第1部分 設計基礎